Título: Otimização de Redes Neurais MLP em Microcontroladores de 8 bits Utilizando Memória de Programa
Autores: Caio Guimarães, Marcelo Fernandes
Resumo: Este trabalho propõe uma técnica de otimização de memória para aplicações embarcadas de Redes Neurais Artificiais (RNAs) do tipo Perceptron de Múltiplas Camadas, Multi Layer Perceptron(MLP) em dispositivo do tipo Microcontrolador (μC) como plataforma de implementação. Esta plataforma possui processador de uso geral integrado aos periféricos em um único chip e caracteristicamente desses periféricos, a memória é bem reduzida se comparada às plataformas comumente utilizadas nas aplicações de RNAs. Este trabalho demonstra que nos μCs de arquitetura de Harvard, alguns possuem mecanismos que facilitam o armazenamento de pesos sinápticos na memória de programa. Esses pesos podem, então ser lidos em tempo de execução, sem continuamente ocupar a memória de dados, possibilitando a aplicação de arquiteturas de RNAs maiores e mais complexas nesses dispositivos de baixa potência, custo e memória. A implementação foi desenvolvida para um μC Atmega-2560 e a RNA do tipo MLP embarcada foi treinada para reconhecer o dígitos de 0 − 9 do Dataset MNIST.
Palavras-chave: 8-bits, Perceptron de Múltiplas Camadas, MNIST, Redes Neurais Artificiais, Microcontrolador
Páginas: 7
Código DOI: 10.21528/CBIC2019-44
Artigo em pdf: CBIC2019-44.pdf
Arquivo BibTeX: CBIC2019-44.bib