

Algoritmo Evolucionário Controlado por Mutação Aplicado à Síntese de Filtros Passivos

Maria J. P. Dantas¹, Leonardo da C. Brito², Paulo H. P. de Carvalho¹

Depto. de Engenharia, Faculdade de Tecnologia, Universidade de Brasília/DF¹, Escola de Eng. Elétrica e de Computação, Universidade Federal de Goiás, Goiânia/GO², Brasil.

mjpd@cultura.com.br¹, brito@eee.ufg.br², paulo@ene.unb.br¹

Abstract

This paper presents a mutation-driven evolutionary algorithm applied to passive filter synthesis. In this approach the topologies of the circuits are completely defined during the evolution process, without any knowledge of the traditional design strategies. The process uses models (building blocks) and insertion rules to place moderate constraints that avoid anomalous circuits and reduce the size of the search space. The results show that the method is capable to generate circuits that meet the specifications. The synthesis capabilities are presented using passive filters.

Index terms – automated design, passive filter synthesis, building block, evolutionary algorithm, evolution mutation-driven.

1. Introdução

A síntese de circuitos analógicos é extremamente importante para o projeto dos sistemas eletrônicos atuais. É um problema de difícil solução [1], cujo domínio de conhecimentos exigidos está restrito a poucos projetistas, usando técnicas de síntese altamente manuais, como por exemplo, em [8].

Em um cenário mais recente, muitos pesquisadores estão avaliando em seus trabalhos a aplicação da computação evolucionária em projetos de circuitos analógicos. Os resultados são surpreendentes [1]-[5]. Um aspecto que chama a atenção é a possibilidade de se chegar a metodologias de projetos não-convencionais, com menos dependência do conhecimento prévio de seres humanos.

Os fundamentos da Computação Evolucionária surgiram na década de 50. Compreende diversos algoritmos inspirados no princípio Darwiniano da

evolução das espécies e na genética. São algoritmos probabilísticos, que fornecem um mecanismo de busca paralela e adaptativa baseado no princípio de sobrevivência dos mais aptos e na reprodução. O mecanismo é obtido a partir de uma população de indivíduos (soluções), representados por cromossomos (palavras binária, vetores, matrizes etc), cada um associado a uma aptidão (avaliação da solução no problema), que são submetidos a um processo de evolução (seleção, reprodução, cruzamento e mutação) por vários ciclos. Para mais detalhes ver [6].

Em se tratando de síntese de circuitos analógicos, o sistema evolutivo é utilizado para obtenção de um circuito que atenda a um conjunto de especificações de comportamento. Esta tarefa é complexa, uma vez que ela envolve a busca de uma topologia, escolha de tipos de componentes, escolha de valores de componentes e, se for o caso, otimização do circuito sintetizado.

Algumas limitações do processo de evolução de circuitos com base em algoritmos evolucionários (AE's) são motivo de empenho da comunidade científica [2][3]. Os AE's necessitam de adaptações em sua forma tradicional (representação dos circuitos, criação de operadores adequados etc) para que possam ser utilizados nesse tipo de aplicação.

Apresenta-se neste trabalho um algoritmo evolucionário controlado por mutação, para síntese de filtros passivos. A seção 2 apresenta características do processo de evolução e o algoritmo proposto, com refinamentos dos processos de mutação de topologia e de mutação de valores. As estratégias de evolução, com a definição da função de aptidão e dos modelos (blocos de circuitos) são apresentadas na seção 3. As descrições dos experimentos de síntese realizados são mostrados na seção 4, as avaliações dos resultados obtidos são mostradas na seção 5, e finalmente, as conclusões finais são apresentadas na seção 6.

2. Algoritmo evolucionário proposto

Antes da apresentação do algoritmo evolucionário propriamente dito, a Fig. 1 ilustra a metodologia de síntese proposta. O circuito inicial é composto apenas da fonte ligada diretamente à carga. Nesta abordagem, as topologias e parâmetros são completamente definidos durante o processo de evolução, que utiliza modelos (blocos de circuitos) e regras simples de inserção, definidas pelo usuário, com o objetivo de reduzir o espaço de busca e evitar circuitos anômalos.




Figura 1: Processo de evolução da metodologia de síntese.

Cada circuito é representado por uma estrutura de dados variável denominada *netlist* (cromossomo) e cada linha (gene) descreve um modelo, seus respectivos nós de conexão e valores dos elementos codificados em representação real, que é mais comum neste tipo de aplicação [2][3]. A *netlist* é manipulada pelo algoritmo evolucionário e, também, é utilizada como entrada do simulador EHBSim[9] que faz a avaliação da resposta do circuito face às alterações estruturais ou de parâmetros.

Os operadores de mutação de topologia e de valores são específicos e aplicados com alta taxa, o que possibilita o crescimento e alterações estruturais nos circuitos. As mutações de topologia são geradas aleatoriamente, mas a aceitação ou não de uma mutação é baseada em probabilidade, para que não haja degradação no processo de busca.

O algoritmo utiliza populações de tamanho reduzido, considerando o fato de que o tempo de simulação é um fator muito importante neste tipo de aplicação.

Tem-se, então, o seguinte pseudo-código para o algoritmo evolucionário proposto.

- Passo 1) Gera-se a população inicial P com indivíduos iguais ao circuito inicial
- Passo 2) Calcula-se a aptidão normalizada F^* para cada indivíduo em P

- Passo 3) Calcula-se o valor da Probabilidade de mutação P_m para cada indivíduo usando (1).
- Passo 4) Para cada indivíduo em P aplica-se um processo específico de mutação de topologia
- Passo 5) Para cada indivíduo em P aplica-se um processo específico de mutação de valores
- Passo 6) Para o melhor indivíduo aplica-se busca local para refinar os valores dos parâmetros, usando método *simulated annealing* [6].
- Passo 7) Se for o número máximo de simulações ou se o erro for igual a zero então termine, caso contrário volte ao passo 2.

$$P_m = \exp(-\beta F^*), 0 < \beta < 0.5 \quad (1)$$

O inverso da função exponencial em (1) é utilizado para estabelecer uma relação entre a probabilidade de mutação e a aptidão normalizada F^* . Desta forma, associam-se valores altos, intermediários e baixos de P_m a valores baixos, intermediários e altos de aptidão normalizada, respectivamente.

Para que um circuito mais complexo seja gerado é necessário que ocorra uma completa interação entre o modelo adicionado e os modelos existentes. Sendo assim, não se pode permitir que as mutações de topologia ocorram sem algum tipo de controle, sob pena de se degradar a procura. O critério de aceitação de uma mutação é dado em (2). O parâmetro T controla o tipo de alteração na função de aptidão, que pode ser aceito. Define-se para T um valor tal que associa uma alta probabilidade de se aceitar mutações de topologia que causem um crescimento na aptidão e uma baixa probabilidade de aceitar mutações que causem um decréscimo na aptidão.

Tem-se o seguinte fluxo para o refinamento do passo 4 (processo de mutação da topologia)

Para cada indivíduo da população, com probabilidade P_m faça

Seleciona-se aleatoriamente, da lista de modelos, um bloco de circuito
 Procuram-se as restrições associadas ao bloco
 Selecionam-se aleatoriamente os nós que satisfazem as regras de inserção
 Selecionam-se aleatoriamente os valores dos parâmetros do bloco de circuito, utilizando distribuição uniforme e suas faixas de valores pré-definidas
 Cria-se o novo indivíduo fazendo-se as alterações necessárias no indivíduo anterior.
 Avalia-se o novo indivíduo

Com probabilidade P_a dada por (2)

copia-se o novo indivíduo

ou

copia-se o indivíduo anterior para a população atual

fim

$$P_a = \frac{1}{1 + e^{\frac{aval(ca) - aval(cn)}{T}}} \quad (2)$$

onde:

$aval(ca)$ é a avaliação do circuito corrente

$aval(cn)$ é a avaliação do novo circuito

T é a temperatura.

A maneira mais simples de se fazer mutação nos valores de parâmetros com representação real é introduzindo uma perturbação aleatória. O novo valor deve estar contido entre o limite inferior l_{inf} e o limite superior l_{sup} de especificação. Considera-se que o valor da perturbação depende da aptidão do indivíduo. Quanto menor a aptidão maior será o valor da perturbação, para se explorar novos pontos no espaço de busca.

No **passo 5**, para cada parâmetro de cada indivíduo, associa-se um novo valor, que provém de uma distribuição normal, com média igual ao valor anterior vc . Escolhe-se usar um desvio padrão variável dado em (3), que é proporcional à função aptidão correspondente ao indivíduo. O novo valor nv é dado em (4).

$$\sigma = 0.2 \exp(-5F^*) \quad (3)$$

$$nv = vc + N(0,1) \cdot \sigma (l_{sup} - l_{inf}) \quad (4)$$

3. Estratégias de evolução

O processo de evolução depende da medida de aptidão das soluções candidatas e dos modelos disponíveis para as mutações de topologia.

3.1. Função-objetivo

Para se atender às especificações define-se uma única função-objetivo, que está associada à aptidão do indivíduo. A medida definida representa as diferenças entre as respostas do circuito avaliadas por um simulador, para um conjunto discreto de frequências, e seus respectivos valores ideais. O que se deseja é que as respostas se aproximem tanto quanto possível das especificações, ou seja, que se obtenha um erro final mínimo. A função é dada em (5).

$$Erro = \sum_{i=1}^k \left(\sum_{R(f_i)_k \notin E_k} ((R(f_i) - L(f_i))^2) \right) \quad (5)$$

onde:

k é o número de faixas de frequências a serem avaliadas, cada uma com o seu limite de especificação $L(f_i)$

$R(f_i)_k$ é a Resposta do simulador na frequência f_i da k -ésima faixa de frequência avaliada

E_k é o conjunto de valores que atendem às especificações da k -ésima faixa de frequência.

3.2. Modelos (Blocos de circuitos)

Nesta abordagem, um modelo é codificado em uma linha da *netlist* e corresponde a um bloco de circuito conhecido na literatura (inversor, capacitor e indutor em paralelo etc). Durante o processo de evolução, para a criação de novos indivíduos, um dos modelos é selecionado aleatoriamente.

4. Experimentos

Para avaliação da metodologia proposta são sintetizados dois filtros, sendo um filtro passa-faixa e um filtro rejeita-faixa. A simulação dos circuitos é realizada pelo simulador EHBSim[9].

Experimento 1: Síntese de um filtro passa-faixa elíptico simétrico. Uma síntese direta é apresentada em [7]. Os valores de especificação são de 55 dB nas faixas de rejeição [10, 14] KHz e [21, 25] KHz e 0,5 dB na faixa de passagem, que se estende de 15 KHz a 20 KHz. Na faixa de frequência, são avaliados pelo simulador 100 pontos, com incrementos iguais e em escala linear. O processo de síntese dispõe dos modelos de circuitos apresentados na Fig. 2 e Tabela I. Considerou-se o resistor da fonte e da carga com valor de 10KΩ.

Experimento 2: Síntese de um filtro rejeita-faixa de microondas com especificação numa faixa de frequências normalizadas de [-10,10], com 0,5 dB na faixa de passagem de [-10,-4] e [4,10] e 25 dB na faixa de rejeição [-1,1]. Em [8] realizou-se uma síntese direta com as mesmas especificações. Na faixa de frequência são avaliados pelo simulador 100 pontos, com incrementos iguais e em escala linear. Para a síntese pretendida definiram-se dois modelos, utilizados na literatura e reportados em [8] para síntese direta. O primeiro modelo é formado por um inversor de admitância, um capacitor e uma reactância. O segundo modelo é formado por um inversor de admitância. O detalhamento dos elementos dos modelos está mostrado na Fig. 3 e Tabela II, onde são apresentados os esquemáticos e faixa de valores dos componentes. A

impedância normalizada da porta de entrada e da porta de saída é igual a 1.




Figura 2: Experimento 1 - Blocos de circuitos utilizados para a síntese do filtro (a) modelo 1 (b) modelo 2 (c) modelo 3

TABELA I

Experimento 1 - Especificação dos elementos dos blocos de circuitos da Fig. 2.

Forma de Inserção	Componentes	Faixa de valores
Bloco 1 Inserção série (os nós n_x e n_y são selecionados aleatoriamente)	Capacitor Indutor	$[0, 5] \times 10^{-9}$ F $[20, 90] \times 10^{-3}$ H
Bloco 2 Inserção em paralelo (o nó n_x é selecionado aleatoriamente)	Capacitor Indutor	$[0, 5] \times 10^{-9}$ F $[10, 50] \times 10^{-3}$ H
Bloco 3 Inserção em série (os nós n_x e n_y são selecionados aleatoriamente)	Capacitor Indutor	$[0, 5] \times 10^{-9}$ F $[300, 600] \times 10^{-3}$ H




Figura 3: Experimento 2 - Blocos de circuitos (a) modelo 1 (b) modelo 2

TABELA II

Experimento 2 - Especificação dos elementos dos blocos de circuitos da Fig. 3. (valores normalizados)

Modelo	Componentes	Faixa de valores
Bloco 1 Inserção em série (os nós n_x e n_y são selecionados aleatoriamente)	Capacitor C Capacitor C_k Reactância jB	$[0, 10]$ $[4, 8]$ $[5, 9]$
Bloco 2 Inserção em paralelo (os nós n_x e n_y são selecionados aleatoriamente)	Capacitor C	$[0, 10]$

5. Resultados das sínteses

Após diversos testes chegou-se a uma configuração dos parâmetros do método, que são: populações de tamanho 10, $T = 100$ em (2), $0.1 \leq \beta \leq 0.5$ em (1). Usando estes valores, a probabilidade de mutação de qualquer indivíduo da população é sempre maior que 50% e a probabilidade de se aceitar uma solução pior que a anterior é baixa, mas não é nula. Isto faz com que possíveis paralisias no processo de evolução sejam superadas e acelera a convergência. No experimento 1 chegou-se a resultados satisfatórios com até 300 gerações e no experimento 2, com até 100 gerações. Foram realizadas apenas 4 tentativas para a síntese do primeiro filtro, e 5 tentativas para a síntese do segundo filtro, em função do tempo gasto no simulador.

Experimento 1: Na Fig. 4 mostra-se o comportamento do processo de evolução nas 4 tentativas. Pode-se observar uma rápida descida na função erro, o que ocorre até a geração de número 75. Nas gerações seguintes as mudanças são mais suaves.




Figura 4: Experimento 1- Comparativo da evolução da Função Erro nas 4 tentativas de síntese do filtro especificado.

Para a verificação deste comportamento fez-se a análise das médias de mutações de topologias e refinamentos dos valores, realizados a cada geração, para a melhor topologia. Verifica-se na Fig. 5 que as mutações de topologias (linha preta), que melhoram a aptidão dos circuitos, são aceitas com mais frequência no início do processo, diminuindo consideravelmente a partir da geração de número 75, onde começa a se intensificar os refinamentos (linha cinza) dos valores de boas topologias já encontradas, utilizando a técnica de busca local conhecida por *simulated annealing*.




Figura 5: Linha preta – mutações de topologia que resultaram em melhora da aptidão, Linha cinza – alterações na aptidão (%) em função de refinamento dos valores dos parâmetros, da melhor solução na referida geração – aplicando *simulated annealing*.

A Fig. 6 apresenta as curvas de resposta do valor de Potência (dB) obtida em cada ponto de frequência avaliada pelo simulador, para as 4 tentativas de síntese executadas. Pode-se observar que as respostas satisfazem às especificações de forma bastante satisfatória.

Em [7] é apresentada uma síntese direta deste filtro, com a curva de resposta e topologia mostradas na Fig. 7. Comparando a Fig. 6 com a Fig. 7, pode-se perceber que na banda de rejeição, nas topologias encontradas pelo AE, tem-se 60 dB contra 55 dB da síntese direta. No gráfico que representa a síntese direta, os desvios em relação à resposta desejada são maiores. No processo de evolução estabeleceu-se como objetivo um erro igual a zero.

Uma das topologias encontradas pelo AE proposto é apresentada na Fig. 8, com os respectivos valores de parâmetros mostrados na Tabela III. Observa-se uma topologia bastante regular.




Figura 6: Experimento 1- Curva resposta da Potência (dB) obtida nos pontos de frequência avaliados, das 4 tentativas de síntese do filtro.




Figura 7: Resposta e topologia do filtro sintetizado por técnica direta em [7]. Bloco preto representa o Bloco 1, o Bloco cinza claro representa o bloco 2, Bloco cinza escuro representa o bloco 3 da Fig. 2.




Figura 8: Experimento 1 - Um exemplo de topologia e valores sintetizados pelo AE proposto para o filtro (Bloco preto representa o Bloco 1, Bloco cinza claro representa o bloco 2 e o Bloco cinza escuro representa o bloco 3 da Fig. 2).

Tabela III

Valores dos componentes do filtro sintetizado na Fig 8.

Valores dos Indutores (H)	Valores dos Capacitores (F)	Blocos Fig. 2
L1 = 0,307760	C1 = $2,99 \times 10^{-10}$	3
L2 = 0,024773	C2 = $3,80 \times 10^{-9}$	2
L3 = 0,027229	C3 = $1,98 \times 10^{-9}$	1
L4 = 0,023000	C4 = $4,17 \times 10^{-9}$	2
L5 = 0,061780	C5 = $2,27 \times 10^{-9}$	1
L6 = 0,082300	C6 = $4,16 \times 10^{-10}$	1
L7 = 0,022000	C7 = $3,36 \times 10^{-9}$	2
L8 = 0,062000	C8 = $2,63 \times 10^{-9}$	1
L9 = 0,020300	C9 = $3,90 \times 10^{-9}$	2

Experimento 2: Pode-se observar, nas curvas que representam a função erro ao longo das gerações, um comportamento característico - a aptidão se mantém por várias gerações, seguida por uma melhora abrupta, conforme mostra a Fig. 9. Isto se deve à utilização de modelos cuja entrada altera drasticamente a resposta do circuito, tanto para melhor quanto para pior. As mudanças abruptas ocorrem em função de mutações de topologia e as mais suaves em função dos refinamentos dos valores do melhor circuito.




Figura 9: Experimento 2 - Evolução da Função Erro ao longo das gerações, nas 5 tentativas executadas para a síntese do filtro.

A Fig. 10 mostra as respostas dos parâmetros de espalhamento para as 5 tentativas executadas. Pode-se observar que em todas as simulações obteve-se o atendimento das especificações definidas no experimento 2.




Figura 10: Experimento 2 - Curvas de resposta dos parâmetros de espalhamento $|S11|$ e $|S21|$ em dB, das 5 tentativas de síntese.

Observa-se que as topologias encontradas pelo AE proposto têm em comum com as topologias sintetizadas diretamente, uma ligação entre a fonte e a carga através de um inversor de admitância. Outra característica presente na maioria das topologias sintetizadas é a ligação entre a fonte e o último ressonador antes da carga, por um inversor de admitância. Na Fig. 11(a) reproduz-se uma topologia reportada em [8] resultante de um processo de síntese direta. As topologias encontradas pelo AE proposto são variadas conforme mostra a Fig. 11(b)-(c). Para se chegar às topologias apresentadas, partiu-se apenas de dois modelos (Fig. 3, Tabela II), regras de inserção para manter o circuito conectado e das especificações de comportamento da resposta desejada para o filtro.




Figura 11. Experimento 2 (a) Topologia obtida com a síntese direta em [8] (b)-(c) Exemplos de topologias sintetizadas com o AE proposto. Bloco preto representa modelo 1 e o bloco cinza representa o modelo 2 da Fig. 3.

6. Conclusões

Neste artigo propõe-se uma nova metodologia evolucionária controlada por mutação, para a síntese de filtros passivos. Os resultados obtidos mostram que o método é capaz de gerar filtros que atendem às especificações de comportamento, sem qualquer conhecimento prévio de uma topologia inicial. As sínteses são obtidas partindo-se de um conjunto de blocos de circuito, regras simples de inserção e das especificações, conforme demonstrado para os dois filtros passivos sintetizados.

A metodologia é uma proposta geral e pode ser aplicada à síntese de outros circuitos analógicos. O método vem se mostrando robusto e flexível na obtenção de classes de funcionamento de circuitos.

Referências Bibliográficas

- [1] H. Shibata, S. Mori, and N. Fujii, "Automated Design Circuits Using a Cell-Based Structure". IEICE Trans. Fundamentals, vol.E86_A, No. 02, February, 2003.
- [2] R. S. Zebulum, M. A. Pacheco and M. Vellasco., "Comparison of Different Evolutionary Methodologies Applied to Electronic Filter Design" – Proceedings of the IEEE International World Congress on Computational Intelligence, ICEC'98, Alaska, pp. 434-439, May, 1998.
- [3] J. B. Grimbleby, "Automatic Analogue Circuit Synthesis using Genetic Algorithms", IEEE Proceedings: Circuits, devices and systems (2000), vol 147, No. 6, pp 319-323.
- [4] J. D. Lohn and S. P. Colombano, "A circuit Representation Technique for Automated Circuit Design", IEEE Transactions on Evolutionary Computation, vol.3, no. 3, 1999, pp.205-219.
- [5] T. Muller, & Z. Skvor, "Evolutionary Design of Microwave Circuits", COMITE 2003.
- [6] Z. Michalewicz, & D.B. Fogel, How to Solve It: Modern Heuristics. Springer . 2002.
- [7] A. B. Williams, Electronic Filter Design Handbook, McGraw Hill, 1981.
- [8] Smain Amari, , "Direct Synthesis of a New Class of Bandstop Filters", IEEE Transactions on Microwave Theory and Techniques, vol 52, No. 02, February 2004.
- [9] L.C. Brito e P.C. Carvalho, "EHBSIM: Matlab – based nonlinear circuit simulation program (Harmonic Balance and Nonlinear Envelope Methods", Journal of Microwaves and optoelectronics, vol.2, pp-1-21, Dez 2001.